실리콘 포토닉스란? 광통신을 뒷받침하는 기술의 기본

📌 3줄 요약

• 실리콘 포토닉스는 반도체 제조 공정(CMOS 공정)을 이용하여 실리콘 기판 위에 광 회로를 형성하는 기술
• 데이터센터의 광통신이나 LiDAR(빛을 이용한 거리 센서) 등 폭넓은 분야에서 채택이 확대되고 있음
• 칩 내부 기술뿐 아니라 칩 외부를 구성하는 부재(하우징 등)의 재료 선정도 실장 완성도를 좌우하는 중요한 포인트

실리콘 포토닉스란

실리콘 포토닉스란 반도체 칩 제조에 사용되는 CMOS 공정(집적회로를 만들 때의 표준 제조 기술)을 응용하여, 실리콘 기판 위에 빛을 전달하는 회로(광도파로)와 빛을 전기 신호로 변환하는 부품을 일체로 형성하는 기술입니다. 종래의 광통신용 부품은 개별로 제작된 광학 부품을 조합하여 만들어 왔으나, 실리콘 포토닉스에서는 전자 회로와 동일한 제조 라인에서 광 회로를 양산할 수 있으므로 미세화·집적화가 쉬워집니다.

이 기술이 지금 주목받는 이유는 기존 반도체 제조 인프라(설비·공정)를 전용할 수 있기 때문입니다. 새로운 재료나 전용 라인을 처음부터 만들 필요가 적어, 양산 시의 비용 효율 측면에서 장점이 있는 것으로 알려져 있습니다.

구조: 빛을 도파로에 가두는 원리

굴절률 차이에 의한 광 구속

실리콘 포토닉스의 핵심은 ‘광도파로’입니다. 광섬유를 기판 위에 작게 재현한 듯한 구조로, 빛이 지나가는 중심부(코어)와 이를 둘러싼 부분(클래드)의 굴절률(빛이 휘어지기 쉬운 정도를 나타내는 지표) 차이를 이용하여 빛을 일정한 경로에 가둡니다.

실리콘(Si)의 굴절률은 파장 1.55μm(1550nm)에서 약 3.45이며, 클래드에 사용되는 이산화규소(SiO₂, 석영 글라스의 주성분)의 굴절률은 약 1.45입니다. 이 차이가 매우 크므로 코어와 클래드의 경계에서 빛이 효율적으로 반사되어, 가는 도파로 안에 빛을 가둔 채 전달할 수 있습니다.

통신 파장대(1310nm·1550nm대)

광섬유 통신에서는 1310nm대·1550nm대라는 특정 파장대가 사용됩니다. 이들은 석영계 광섬유에서 전송 시 손실(빛이 약해지는 정도)이 적은 ‘저손실 창(low-loss window)’으로 업계에 널리 알려진 파장대입니다. 1550nm대는 손실이 더 적어 장거리 전송에 유리하다고 알려져 있으며, 1310nm대는 파형의 퍼짐(분산)이 작아 중거리 용도에 사용되는 경향이 있습니다.

주요 구성 디바이스와 응용 분야

광원·광도파로·변조기·수광기라는 기본 구성

실리콘 포토닉스 칩은 크게 다음과 같은 요소로 구성됩니다.

• 광도파로 : 빛을 전달하는 경로 그 자체
• 광변조기 : 전기 신호를 빛의 세기나 위상의 변화로 변환하는 부품
• 수광기(포토디텍터) : 광 신호를 전기 신호로 되돌리는 부품
• 광원 : 레이저 광을 발생시키는 부품(실리콘 자체는 발광 효율이 낮으므로 다른 반도체 재료와 조합하는 것이 일반적)

이들을 하나의 기판 위에 집적함으로써 전기 신호와 광 신호를 고속으로 변환하는 회로를 컴팩트하게 구성할 수 있습니다.

응용 분야

대표적인 응용 분야는 데이터센터 내·데이터센터 간의 광통신입니다. 최근에는 ‘CPO(Co-Packaged Optics)’라고 불리는 실장 방식이 주목받고 있습니다. 이는 스위치용 반도체 칩(ASIC)과 광 신호를 다루는 광엔진을 동일한 패키지 기판 위에 근접하여 배치하는 기술로, 전기 배선의 거리를 줄여 소비 전력과 대역폭의 제약을 완화하는 것이 목적입니다. 이 밖에 자율주행차 등에서 사용되는 LiDAR(빛을 이용한 거리 센서)나, 일본 국내에서 연구가 진행되고 있는 차세대 광전 융합 네트워크 기반으로의 응용도 기대되고 있습니다.

실장상의 과제: 칩 내부만으로는 완결되지 않는다

결합 효율·얼라인먼트 정밀도라는 기술적 난제

실리콘 포토닉스의 실용화에는 칩 내부 기술뿐 아니라 칩과 광섬유를 얼마나 고정밀로 연결하느냐 하는 과제가 있습니다. 특히 광섬유와 칩 상의 도파로를 접속할 때의 ‘결합 효율’(얼마나 손실 없이 빛을 전달할 수 있는가)과 위치 정렬의 정밀도(얼라인먼트 정밀도)는 여러 기술 해설 기사에서도 실장상의 난제로 지적되고 있습니다.

칩 외부를 지탱하는 부재에도 주목

이러한 결합·위치 결정을 담당하는 것이 광섬유를 묶어 고정하는 FAU(파이버 어레이 유닛, Fiber Array Unit＝광섬유를 고정밀로 나란히 배열하여 유지하는 부품), 광엔진을 보호하는 하우징, 렌즈를 고정밀로 고정하는 마이크로렌즈 어레이(작은 렌즈를 면 상에 나열한 광학 부품)의 유지 부재 등 칩 외부를 구성하는 부재입니다.

이들은 현재 석영 글라스나 세라믹과 같은 재료가 중심으로 사용되고 있습니다. 실리콘 포토닉스 기술 해설 기사의 대부분은 칩 내부의 회로 기술에 초점을 맞추고 있어, 이러한 주변 부재가 실제로 어떤 재료로 만들어지는지라는 관점에서 쓰인 기사는 거의 찾아볼 수 없습니다. 그러나 양산 시의 비용이나 경량화를 고려할 때 칩 외부를 구성하는 부재의 재료 선정도 간과할 수 없는 포인트입니다. 특히 CPO(Co-Packaged Optics)처럼 광엔진을 고밀도로 실장하는 방식이 확산될수록 이들 부재에도 소형·경량화와 양산성이 요구되는 장면이 늘어날 것으로 생각됩니다.

Iupizeta EP라는 선택지

광학 수지 분야에서는 굴절률(nd)과 내열성(유리전이온도: Tg)의 균형이 중요합니다. 미쓰비시가스화학의 광학 수지 ‘Iupizeta EP’는 용도에 따른 재료 제안의 일환으로 더 높은 내열성을 갖춘 개발재의 검토를 진행하고 있습니다.

예를 들어 다음과 같은 물성을 가진 수지를 개발하고 있습니다.

개발재 A: 굴절률 nd=1.61, Tg=264℃

개발재 B: 굴절률 nd=1.63, Tg=280℃

모두 광통신에서 널리 사용되는 1310nm대·1550nm대에서 높은 내부 투과율을 나타내어, 광학 부재로서의 기본 성능을 확보하면서 실장 공정에서 과제가 되기 쉬운 내열 요구에도 대응할 수 있는 재료 설계를 목표로 하고 있습니다.

또한 본 개발재는 열가소성 폴리이미드(TPI)나 폴리에테르이미드(PEI)와 비교하여 흡수에 의한 치수 변화가 압도적으로 작아, 환경 변동 하에서도 위치 결정 정밀도와 결합 안정성을 확보하기 쉬운 점이 특장점입니다. 또한 복굴절도 TPI, PEI보다 현저히 낮아 편파 의존성의 편차나 광학 왜곡을 억제하고자 하는 용도에 적합합니다.

예상 용도로는 렌즈 유지 부재, 광학 부재의 고정·일체화 부품, 하우징 주변의 수지 부재 등, 실리콘 포토닉스 실장에서 ‘광학 특성’과 ‘실장 내열’, 그리고 ‘환경 안정성’을 동시에 충족해야 하는 영역을 들 수 있습니다. 요구 사양에 따른 적용 가능 여부와 조건의 상세 내용은 부담 없이 연락 주시기 바랍니다.

정리｜실리콘 포토닉스 시대의 재료 선정

CPO를 비롯한 고밀도 실장 방식이 확산되는 가운데, 실리콘 포토닉스는 칩 내부의 광 회로 기술뿐 아니라 이를 뒷받침하는 패키징 부재의 재료 선정까지 포함하여 생각함으로써 실장 전체의 완성도가 보이기 시작합니다. Iupizeta EP와 같은 광학 수지도 그 선택지의 하나가 될 수 있을 것으로 생각됩니다.

Iupizeta EP에 대한 자세한 내용은 Iupizeta EP 공식 사이트를 통해 부담 없이 연락 주시기 바랍니다.

이 글의 일부 이미지와 텍스트는 생성형 AI의 도움을 받아 제작되었습니다.